

Soluzione della Prova Scritta di Complementi di Elettronica II

3 Dicembre 2007

- 1) I *logical* e *parasitic effort* dei *gate* possono essere calcolati usando le consuete espressioni. Per il NOR a 3 ingressi si ha:

$$g_{nor} = \frac{1 + 3\varepsilon}{1 + \varepsilon} = 2.33 \quad p_{nor} = 3p_{inv} = 3.3$$

ottenuti per $\varepsilon = \beta'_n / \beta'_p = 2.0$.

Per il NAND a 2 ingressi avremo:

$$g_{nand} = \frac{2 + \varepsilon}{1 + \varepsilon} = 1.33 \quad p_{nand} = 2p_{inv} = 2.2$$

mentre per l'EXOR a 2 ingressi:

$$g_{exor} = \frac{2 + 2\varepsilon}{1 + \varepsilon} = 2 \quad p_{exor} = \frac{2(2 + 2\varepsilon)}{1 + \varepsilon} p_{inv} = 4p_{inv} = 4.4$$

La capacità di ingresso al circuito è quella del NAND a due ingressi e vale:

$$C_{in} = C_{nand} = S_n(1 + \varepsilon/2)C_{M1} = 5.2fF$$

- 2) Per ottenere l'espressione del ritardo al nodo *Out* notiamo che l'*electrical effort* del NAND e del NOR valgono:

$$h_{nand} = \frac{C_{nor} + C_{exor}}{C_{in}} \quad h_{nor} = \frac{C_L}{C_{nor}}$$

dove soltanto C_{in} è una capacità nota. Il ritardo al nodo *Out* può essere espresso in unità di t_{p0} come:

$$t_{ad} = g_{nand} \frac{C_{nor} + C_{exor}}{C_{in}} + g_{nor} \frac{C_L}{C_{nor}} + P_{nand} + P_{nor}$$

e risulta sempre crescente all'aumentare di C_{exor} mentre presenta un minimo in funzione di C_{nor} . Siccome il *gate* EXOR rappresenta soltanto una capacità di carico in relazione al percorso di segnale verso *Out*, non risulta sorprendente che il dimensionamento ottimo del *gate* EXOR risulti quello minimo, cioè $S_{exor}=1$, a cui corrisponde $C_{exor}=S_{exor}(1 + \varepsilon)C_{M1}=3.9fF$. Il valore di C_{nor} che minimizza il ritardo, invece, si ottiene annullando la derivata di t_{ad} rispetto a C_{nor} . Così facendo otteniamo:

$$C_{nor} = \sqrt{C_{in}C_L(g_{nor}/g_{nand})} = 27.3fF$$

a cui corrisponde $S_{nor}=C_{nor}/[C_{M1}(1 + 3\varepsilon C_{M1})] \simeq 3$.

Sostituendo il valore ottimo di C_{nor} nell'espressione del ritardo otteniamo $t_{ad}=20.5$ e $t_p=t_{ad} \cdot t_{p0}=184.5[ps]$.

- 3) Noto il dimensionamento del *gate* NOR, il *branching effort* al nodo *X* in relazione al percorso di segnale da *In* a *Out2* vale:

$$b_X = 1 + \frac{C_{nor}}{C_{exor}} = 8$$

ed il ritardo può essere calcolato come:

$$t_{ad} = g_{nand} b_X \frac{C_{exor}}{C_{nand}} + g_{exor} \frac{C_{L2}}{C_{exor}} + P_{nand} + P_{exor}$$

che fornisce $t_{ad}=28.44$ e $t_p=t_{ad} \cdot t_{p0}=256[ps]$.